[{"keyword":"\ud669\ub2ec","rank":0},{"keyword":"\ube14\ub8e8\uc544\uce74","rank":0},{"keyword":"\ubc84\ud29c\ubc84","rank":1},{"keyword":"@","rank":7},{"keyword":"\ud074\ub9bd","rank":-2},{"keyword":"\uba85\uc870","rank":3},{"keyword":"\ub9d0\ub538","rank":7},{"keyword":"\uc778\ucc48\ud2b8","rank":-2},{"keyword":"\uc57c\uad6c","rank":12},{"keyword":"\uadfc\ud29c\ubc84","rank":-2},{"keyword":"\uc2a4\ud0c0\ub808\uc77c","rank":2},{"keyword":"\uc6d0\uc2e0","rank":0},{"keyword":"\ub864","rank":-8},{"keyword":"\uac74\ub2f4","rank":-7},{"keyword":"\uc778\ubc29","rank":-5},{"keyword":"\uc5d8\ub4e0\ub9c1","rank":"new"},{"keyword":"\uc720\ud76c\uc655","rank":-2},{"keyword":"\ub9bc\ubc84\uc2a4","rank":-2},{"keyword":"\ub514\uc544","rank":0},{"keyword":"\ub124\uc774\ubc84\ud398\uc774","rank":"new"},{"keyword":"\ub358\uc804\ubc25","rank":"new"},{"keyword":"\ud638\ubd88\ud638","rank":"new"}]
(IP보기클릭)49.161.***.***
(IP보기클릭)211.37.***.***
(IP보기클릭)121.169.***.***
(IP보기클릭)121.169.***.***
일반적인 DDR, LPDDR, GDDR의 경우 채널당 칩 하나가 할당되고 여기에 데이터핀 개수가 16개~32개 수준에 다른 핀 다 합쳐도 40여개 수준인데 HBM은 HBM3 기준 채널당 64개 +@에 칩 하나에 16개 채널이 묶여있음. 그래서 데이터핀만 1024개, 커맨드 어드레스 핀까지 더하면 거기서 +@ (기억 상 채널당 리페어용이나 다른 목적을 위한 핀까지 다 합치면 아마 100개 쯤 될거) 근데 이렇게 많은 신호를 기존 패키지/PCB에서 신호 선로를 연결하는 건 불가능에 가까움. 그래서 여기서 같이 나온 기술이 실리콘 인터포저, 2.5D 인터포저로 반도체칩 생산 공정의 BEOL(금속 배선) 공정을 갖다가 씀. 일반적인 메모리 - soc간 연결이 (soc 다이) - (soc 패키지) - (pcb) - (디램 패키지) - (디램 다이) 이 순이었다면, HBM의 경우 (soc 다이) - (인터포저) - (디램 다이) 이렇게 감. 이게 하나의 패키지가 되어있고 | 24.05.24 23:10 | | |
(IP보기클릭)172.226.***.***
(IP보기클릭)121.169.***.***
높이도 제덱 스펙으로 정해져있음 그리 높지 않음 | 24.05.24 23:10 | | |