고적층 산화물 반도체 채널 트랜지스터 기술 공개
메모리 솔루션 분야의 세계적 선도 기업인 키옥시아 주식회사는 고집적·저전력 3D DRAM의 실용화를 가능하게 하는 고적층 산화물 반도체 채널 트랜지스터 기술을 개발했다고 발표했습니다. 본 기술은 12월 10일 미국 샌프란시스코에서 개최된 IEEE 국제 전자소자 학회(IEDM)에서 공개되었으며, AI 서버 및 IoT 부품을 포함한 폭넓은 응용 분야에서 전력 소비를 절감할 수 있는 잠재력을 가지고 있습니다.
AI 시대를 맞아 대용량 데이터를 처리할 수 있는 고용량·저전력 DRAM에 대한 수요가 증가하고 있습니다. 그러나 기존 DRAM 기술은 메모리 셀 크기 미세화에 있어 물리적 한계에 도달하고 있어, 용량 확장을 위해 메모리 셀의 3차원 적층 기술에 대한 연구가 진행되고 있습니다. 기존 DRAM과 같이 단결정 실리콘을 트랜지스터 채널 재료로 사용하는 경우 제조 비용이 증가하며, 메모리 용량에 비례해 리프레시 전력 또한 증가하는 문제가 있습니다.
키옥시아는 지난해 IEDM에서 산화물 반도체로 제작된 수직 트랜지스터를 사용하는 산화물 반도체 채널 트랜지스터 DRAM(OCTRAM) 기술을 발표한 바 있습니다. 올해 발표에서는 OCTRAM의 3차원 적층을 가능하게 하는 고적층 산화물 반도체 채널 트랜지스터 기술을 공개하고, 8층으로 적층된 트랜지스터의 동작을 검증했습니다.
본 신기술은 성숙한 실리콘 산화막과 실리콘 질화막을 적층한 후, 실리콘 질화막 영역을 산화물 반도체(InGaZnO)로 대체함으로써 수평으로 적층된 트랜지스터의 수직 레이어를 동시에 형성하는 방식입니다. 또한 수직 피치 확장이 가능한 새로운 3D 메모리 셀 구조를 도입했습니다. 이러한 제조 공정과 구조는 3D 메모리 셀 적층 구현 시 발생하는 비용 문제를 극복할 수 있을 것으로 기대됩니다.
아울러 산화물 반도체의 낮은 오프 전류 특성으로 인해 리프레시 전력 감소도 기대됩니다. 키옥시아는 대체 공정을 통해 형성된 수평 트랜지스터에서 30μA 이상의 높은 온 전류와 1aA(10⁻¹⁸A) 미만의 초저 오프 전류 특성을 입증했습니다. 또한 8층으로 적층된 수평 트랜지스터 구조를 성공적으로 제작하고, 해당 구조 내에서 트랜지스터가 정상적으로 동작함을 확인했습니다.
키옥시아는 향후에도 본 기술의 연구·개발을 지속하여, 3D DRAM의 실제 응용 분야 도입을 실현해 나갈 예정입니다.
그림 1. 3D OCTRAM 셀 구조
그림 2. 산화물 반도체 수평 트랜지스터의 전기적 특성
그림 3. 산화물 반도체 수평 트랜지스터의 단면 TEM 이미지
(IP보기클릭)14.63.***.***