[하드웨어] 삼성 파운드리, 1.4나노 시험라인 투자 연기…2나노 집중한다

[오덕살맨]

삼성 파운드리, 1.4나노 시험라인 투자 연기…2나노 집중한다 

출처 : https://n.news.naver.com/article/011/0004500546?sid=101

[루리웹-7381532742]

2나노 아직도 30%임? 수율이

[PTLimA]

2나노는 깐지 얼마 안됐을걸. 중요한건 3나노 수율인데, TSMC가 90% 수율이라고 삼파 관짝에 못을 ㅋㅋㅋㅋ

[天ノ川沙夜]

적자가 연속해서 나니 어쩔 수가 없음 tsmc와의 경쟁은 어렵고 지금 자리 지키기도 버거움

[PTLimA]

TSMC처럼 정찰제 하는게 맞지않나 싶긴 한데, 문젠 고객사들 통수 쳐서 TSMC처럼 배짱장사 못함. 고객이 줄 선다면 수익률이 50% 넘어가던데... 고객사 없이 팹만 짓자고 한 임원은 뭐냐 ㅋㅋㅋㅋ

[SwagWEB]

파운드리.... 팔자

[워드킬]

적자나도 돈을 들이부어서라도 수율 끌어 올려야겠지만..
그렇게 해서 수율 올려도 TSMC가 너무 앞서 나가 있으니 삼성입장에선 고민좀 될듯.

[no_more]

삼파는 수율을 떠나서
같은 나노 대에서도 전성비가 떨어지는걸 개선해야 됨

왜 같은 4나노인데 삼파 4나노는 일반적인 사용에서도 발열이 심한지

[체자르]

삼성 5/4나노가 뻥나노라서 그럼...
TSMC 식으로는 6나노 정도로 불러야 하는 공정인데 동급이라고 뻥쳤다가 고객사들 신뢰를 다 잃음

[라스트리스]

무슨무슨 나노 이런 건 이제 순수 마케팅용어가 된 지 오래임. 그냥 업계 표준을 tsmc로 잡고 "tsmc 몇 나노의 50% 정도의 수준" 이런 식으로 계량화하는 게 낫지.

[PTLimA]

미세 식각 회로 새기는건 TSMC급은 되는 모양인데, 회로 소재랑 최적화 뭐 그런게 노하우가 없는지, 아니면 메모리 하던 임원들이 가짜 부려서 니가 응? 해봤냐 응? 잘못되면 책임질거냐? 이런 식으로 메모리 반도체 최적화된 트랜지스터 배열 그대로 AP 회로 새기는데 쓰기도 한다는 둥. 게다가 삼성이 기술력이 없는건 아닌데, 최대한 낭비 없이 집적도 높이는데만 몰두하는 등 원가절감에만 목을 매달아서 잘열제어쪽이나 디펙이 생기면 그냥 버려야 되는 등의 수율 생각도 뒷전으로 미룬다던가... 그래서 업계에서 살짝 물러난 전직 삼전 직원출신 교수들이나 인력들이 제발 고집 꺾고 외부 임원 데려오라고 하는데, 올초 인사 보면 결국 내부 임원 돌려막기 인사함. 앞으로도 두 번 다시 TSMC 경쟁자로 여겨지긴 솔직히 그른것 같음.

[PTLimA]

그나마 최근에 SK하닉에 메모리 밀렸다는거 내부 회의에서도 도는지 최신 1C 공정에서 메모리 다이 크기를 대폭 키웠다고. 이거 해 보고 한 2년 뒤에 결과물이 나오지 않을까 싶음. 최근에 동진 세미캠이랑 하던 고점도 포토레지스트 포기하고 파우더형 포토레지스트 자체개발 한다는 등의 R&D 살짝 하는것 같았음. 다만 TSMC가 미세공정만 잘하는게 아니라 이제 칩을 이어 붙이는 코워스나 칩IP 같은 후공정으로 가는데 비해서 삼성전자가 협력사 통수친게 많아서 세메스가 독박 써야될것 같음. 파운드리에서 인텔만이라도 제쳤으면 하는데 썩어도 준치라 인텔 vs. 삼파.... 이번에 테슬라 도조2에 들어가는 연산 칩 수주 미국 팹에서 만드는거 수주했는데, 제발 통수쳐서 마지막 개미털기 안했으면 좋겠음.