[기타] 삼성, 차세대 3나노 기술 공개…"대만 TSMC 추격 속도낸다"

[대한제국군]

삼성, 차세대 3나노 기술 공개

출처 : https://news.naver.com/main/read.nhn?mode=LSD&mid=sec&sid1=101&oid=015&aid=0004142223

[NewBoom]

예전에 10 이하는 물리적으로 힘들거다라는 글을 본거같은데 벌써 3나노군요

[에드워드 기번]

와우...

[호박꽃과 상사화]

이세상의 드맆이아니다

[하루마루]

진짜 엄청나네요..

[gakki]

아니 몰라서 그러는데 공정미세화는 어떻게 자꾸 발전하는건가요??

시간이 지난다고 해서 해결되는건 아닌것 같고..

[루리웹-0654039378]

버는돈의 80프로쯤을 다시 연구에쓰면됨

[noraneko]

그래서 R&D 가 중요 한거임 벌고 이익을 보고 이익분에 얼마을 다시 연구 투자 하고 하는거죠

[JuliaHart]

시간으로 해결한거 맞음
그당시 예측한 소재기술 기준의 한계고
그걸 극복한 소재로의 변경으로 간섭 최소화 하는것
하지만 근본적으로 전자간의 간섭한계는 분명히 있음

[오른손으로먹고]

거기에 계속 새로운 솔루션을 내놓고 있죠.

회로쪽은 잘 모릅니다만, 조립쪽에서는 웨이퍼가 25~30um정도 두께로 가공하는게 현재 실제 양산 한계인데, 이것도 신규 공법등을 설비회사에서 개발한 공법을 사용해서 수율을 끌어 올려서 나온겁니다.

10년전쯤 이 업계에 신입으로 왔을땐 60um가 양산 한계였고, 수율도 안좋았죠.

선배들 얘기론 2000년 초반엔 100um도 못했다고 했었어요..

[Love갓성,갓플]

기사의 내용은 웨이퍼 두께를 말하는건 아니죠. 웨이퍼 두께는 패키지 두께를 줄이기 위한 노력에 있지 사실 성능상 얻을 수 있는 이점은 크게 없어요. 더 안좋아 지는 것들은 오히려 있겠죠. 트랜지스터 미세공정 역시 장점이 있지만 단점도 있는데, 일단 broadband, RF, digital application이 아닌 센서 application에서는 대기시간 leakage 때문에 좀 애매한 점이 있죠. 가격 역시 ..

[미세먼지목아퍼]

저번에 삼성R&D소속 외계인이랑 채팅해봤는데 요새 삼성이 업무시간 외에 추가로 일시킨다고 한탄하더라.
삼성은 외계인에게도 인간처럼 업무외 시간은 건들지말길 ㅡㅡ

[Love갓성,갓플]

그래도 채팅할 시간은 주는 괜찮은 회사.

[루리웹공화국]

아재요...

[미세먼지목아퍼]

미안 재미없었니

[테케니스트]

양자 터널링 효과때문에 20나노 이하 구현 어려울 거라 했는데 벌써 3나노까지 왔네요..

대체로 2010년부터 시작된 인텔의 미세화 더딤+ 주요 파운드리 업체들의 삽질(이게 다 tsmc때문이다 등등)때문에 무어의 법칙이 이미 깨진지 오래인 것 같았는데
최근 tsmc하고 삼성이 불붙는 경쟁으로 다시 무어의법칙 그래프가 원래대로 돌아가는 것 같은 느낌입니다. (2010년 이후 엔비디아의 경우 무어의 법칙대비 30% 늦춰진 정도로 크게 떨어지진 않는 수준이라고 하는데 진짜 문제는 인텔)

1나노까지는 어떻게든 미세화 공정이 잘 실현될 거라고 하던데 문제는 euv나 신기술등으로 무어의 법칙을 지킨다 하더라도 개발, 양산비가 예전대비 너무 올라서
무어의 법칙이 단순히 집적도를 말하는게 아닌 가격당 구현가능 칩성능으로 보자면 벌서 깨진지 오래고 예전만큼의 가성비로 칩생산은 불가능하다고 하더군요.

[하느∀]

3나노쯤이 한계인 걸로 알았는데 1~2나노도 갈 순 있는 건가요?
그쯤 가면 진짜로 회로 사이의 폭을 원자 개수 한 자릿수로 셀 텐데;;

[MG3A2]

이제 엔트맨이 필요해질 듯

[과도한욕심]

엔트맨이 직접 회로에서 전자 상하차 하나요?

[휴지통없는화장실]

ㅋㅋㅋㅋㅋㅋ 웃겨요