[H/W] 인텔, 웨이퍼 후면 전력공급 기술 ‘파워비아’ 최초 구현

[사쿠라모리 카오리P]

신호 라인-트랜지스터-전력 라인 순으로 웨이퍼 배치

셀 활용률 90%, 클럭 스피드 6%, 전압 강하 30% 이상 개선

전문가용 아크 프로 A60·A60M GPU 출시

출처 : https://www.aitimes.com/news/articleView.html?idxno=151571

[MAZID]

생산성이 좋아지는건가..
아시는분 간단하게라도 설명좀;

[알게뭐야]

https://www.thelec.kr/news/articleView.html?idxno=18342
BSPDN은 단순히 칩의 통합을 넘어 웨이퍼 후면까지 적극적으로 활용한 기술을 말한다. FSPDN(Front Side Power Delivery Network)과 대비되는 개념이다.

3D-SOC는 웨이퍼 접합 기술을 활용해 로직과 메모리 부분을 합쳐 구현한다. 다만 기존 FSPDN의 경우 전면부의 한정된 공간을 두고 각 칩이 복잡한 구조를 이루고 있다. 이 과정에서 후면은 사실상 별다른 역할을 하지 않았다.

반면 BSPDN의 경우 웨이퍼 전면에 로직 등 주요 기능을 넣고 후면에는 전력(파워) 전달이나 신호 라우팅 등의 기능을 맡기는 형태다. 2019년 IMEC에서 처음 제시한 개념으로 2021년 IEDM에 등장한 ‘2나노 공정에서 후면 상호 연결을 이용한 SRAM 매크로 및 로직의 설계와 최적화’란 논문에는 BSPDN 기술이 일부 소개됐다.

논문에 따르면 가령 SRAM 매크로의 경우, BSPDN 방식으로 구현하면 FSPDN 대비 44% 성능 개선, 전력 효율성은 30% 향상되는 것으로 나타났다. 로직의 경우 속도는 2.5배, 효율성은 60% 개선되는 것으로 조사됐다. 전력 공급 네트워크를 웨이퍼 후면으로 이동시킬 수 있다면 전면 부분 라우팅 혼잡 문제를 해결할 수 있다는 것이 논문의 핵심 내용이다.

물론 BSPDN은 삼성전자만 연구하고 있는 분야가 아니다. 인텔부터 TSMC까지 이 개념을 어떻게 산업적으로 접목할 수 있을지 고심하고 있다.

[MAZID]

음!!
감사합니다.

후다다다다닥~