[H/W] 삼성 파운드리 공정 로드맵 업데이트

[땅파는두더쥐]

삼성 파운드리 포럼에서

공정 로드맵이 업데이트 되었습니다. 

●7LPP (7nm Low Power Plus) : EUL 리소그래피 솔루션을 사용하는 

최초의 반도체 공정 기술인 7LPP는 올해 하반기에 생산을 시작할 예정으로. 

핵심 IP는 2019년 상반기에 완공을 목표로 개발 중

● 5LPE (5nm Low Power Early) : 혁신을 통해 5LPE는 7LPP 공정보다 

면적 감소 및 초 저전력 이점을 제공.

● 4LPE / LPP (4nm Low Power Early / Plus) : 고도로 성숙되고 검증 된 

FinFET 기술의 사용은 4nm 공정으로 확대 될 것. FinFET의 마지막 세대인 

4nm는 검증 된 5LPE를 채택하여 셀 크기를 줄이고 성능을 향상 시키며 

안정적인 수율로 램프 업을 수행하므로 마이그레이션이 용이

● 3GAAE / GAAP (3nm Gate All-Around Early / Plus) : 3nm 프로세스 노드는 

차세대 장치 아키텍처 인 GAA를 채택. FinFET 아키텍처의 물리적 인 스케일링 및

성능 제한을 극복하기 위해 삼성은 나노 시트 디바이스를 사용하는 고유의 

GAA 기술인 MBCFET TM (Multi-Bridge-Channel FET)을 개발하고 있으며. 

게이트 제어를 강화함으로써 3nm 노드의 성능이 크게 개선 될 예정.

작년 발표된 로드맵에 있던

6nmLPP와 5nmLPP가 사라지고

7nmLPP 이후 로드맵으로 5nmLPE가 추가되었고

당초 예정되었던 4nmLPP 공정에 GAA 도입이 3nm로 바뀌었고

4nm 노드는 FinFET방식으로 4nmLPE/LPP가 추가되었습니다. 

출처 : https://news.samsung.com/global/samsung-set-to-power-the-future-of-high-performance-computing-and-connected-devices-with-silicon-innovation

[땅파는두더쥐]

7nmLPP 하프노드로 추정되던 6nmLPP는 로드맵에서 삭제하고(일명 낀세대)
5nmLPP없이 5nmLPE로 직행하고 4nm공정도 FinFET유지라는 강행을 두는군요...

5nmLPE는 풀노드 공정 이지만
4nmLPE랑 4nmLPP는 5nmLPE 공정기반 하프노드 인듯하네요...

하프노드인 8nmLPP랑 11nmLPP때 생각하면

1세대 격인 4nmLPE는 5nmLPE에서 백엔드 축소로 다이 사이즈랑 소비전력 감소,
2세대 격인 4nmLPP는 프론트엔드까지 개선해서 5nmLPE대비 다이, 소비전력 감소외에
성능도 향상일듯하네요.

3nm공정부턴 본격 GAAFET 도입되고 이것도
1세대 3nmGAAE 랑 2세대 3nmGAAP로 나뉘네요.

다만

낀세대였던 6nmLPP가 사라지더니 이젠 4nmLPE가
낀세대처럼 보이는..ㅡㅡㅋㅋ

[루리웹-2650969827]

7nm euv가 19년 1분기로 되있는데 S10 AP라고 봐도 되는지요

[루리웹-2650969827]

그리고 10nm과 7nm 징검다리인 8nm에 대해선 언급이 없군요

[땅파는두더쥐]

아뇨 어디까지나 시험양산이고 갤10에는 8nmLPP 달릴겁니다

[Kerty]

저 GAAP라는게 그래핀인줄 알았는데 아니군요...

그래핀 말은 계속 나오는데 언제쯤 규소 대신 쓰려나... 스카치테잎 부터 시작해서 이젠 믹서로 만든다는 말까진 봤는데...

[jbaris123]

3nm면 진짜 이제 반도체 미세공정도 끝이 보이는건가요?

[공허의 나나세]

수납드래곤, A11 다 TSMC가 생산하는데 얘네는 뭐먹고 사냐... 안팔리는 갤9?

[땅파는두더쥐]

스냅은 855한정으로 TSMC 7nm로 생산되고 그 하위라인인
스냅700 시리즈, 600 시리즈등등은
8nm, 10nm, 14nm로 생산중..

그리고 내년에 삼성 7nmLPP 공정 사용한 퀄콤 5G 모뎀 나올 예정

[루리웹-6399997101]

Sk는주가 오늘 폭등해서 탈출했는데 삼성 빨리좀 올라줘....

[세피넬리아]

40나노 때부터 이 이상은 소재 특성상 전자가 벽을 지맘대로 통과해서 돌아다니기 때문에 불가능하다는 소리를 반복하기를 계속... 양자역학의 힘으로 3nm까지 로드맵이 나왔구나.

[月夜幻談×貪狼]

그건 사실이죠 주로 그 말 나오던건 40나노가 아니라 5나노 정도였고 이게 원자 20개 두께정도

그리고 저 한계 이야기는 주로 반도체로 쓰이는 소재들의 특성이 그랬기 때문이고
그것보다 상한치가 더 낮은 소재나 코팅을 적용한거죠 물리적 불가능을 극복한게 아니라

사람들이 착각하는게 '5나노 정도 부턴 양자터널링이 심해지니까'라고 하는걸
5나노 부턴 양자터널이 생겨서 불가능 하대더라 라고 잘못 이해 하더군요

양자터널은 5나노 이상에서도 계속 해서 생기는 현상입니다. 물론 전자기기 에서만 발생하는 현상도 아니고 모든것에서 다 발생해요
인간도 쿼크와 전자의 집합체이기 때문에 양자터널외의 양자현상들이 다 일어나는게 가능은 합니다
단지 규모가 커질수록 확률이 기하급수적으로 작아지기 때문에 드물어져서 배제하고 생각하는거지

5나노 미터가 양자터널이 생기고 안생기고의 분수령이 아닙니다. 그냥 그 소재가 그쯤부터 그게 일어날 확률이 극히 커진거고 우회로를 찾은거죠

[세피넬리아]

터널링현상을 이야기 한건지는 모르겠는데 40나노 때부터 벽이 너무 얇아서 전자를 가두어도 벽을 뚫고 지나가 버리기 때문에 더는 미세화 하기 힘들거란 이야기가 계속 나왔습니다. 그 후로도 계속 들어 왔고요. 오히려 양자역학 연구가 많이 진행된 요즘 들어서 그런 이야기를 못들었네요.

[마스터코카]

그게 양자터널링이에요

[이엣타이가]

터널링은 연구 많이 진행된다고 사라지는게 아닙니다
에러정정기술과 설계 등 공학적으로 극복하는거죠